

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 11-341102

(43)Date of publication of application : 10.12.1999

(51)Int.Cl.

H04L 29/00

H03M 13/02

H04L 7/00

H04L 25/02

(21)Application number : 11-037842

(71)Applicant : NIPPON TELEGR & TELEPH CORP
<NTT>

(22)Date of filing : 16.02.1999

(72)Inventor : SAKAMOTO TAKESHI
TANAKA NOBUYUKI
ANDO YASUHIRO

(30)Priority

Priority number : 10 32618

Priority date : 16.02.1998

Priority country : JP

10 59542

11.03.1998

10 77783

25.03.1998

JP


JP

(54) INTER-CHANNEL SKEW COMPENSATING DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an inter-channel skew compensating device for preventing the occurrence of the fluctuation of skew amounts in any transmission channel from affecting on the other channels, and for reducing the delay amounts in a skew compensating circuit.

SOLUTION: This circuit is provided with N frame synchronizing circuits 11 for generating a frame signal indicating a position on the time axis of parallel data in each transmission channel to be used, a timing deciding circuit 16 for deciding a reference timing based on the N frame signals outputted from the frame synchronizing circuit 11, a skew amount detecting circuit 15 for generating N skew amount signals according to the reference timing decided by the timing deciding circuit 16, and data delaying circuits 13 for compensating the timing of the parallel data in each transmission channel according to the skew amount signals generated by the skew amount detecting circuit 15.



LEGAL STATUS

[Date of request for examination]

16.02.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3193352

[Date of registration] 25.05.2001

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-341102

(43)公開日 平成11年(1999)12月10日

(51)Int.Cl.⁶

識別記号

F I

H 0 4 L 29/00

H 0 4 L 13/00

S

H 0 3 M 13/02

H 0 3 M 13/02

H 0 4 L 7/00

H 0 4 L 7/00

Z

25/02

25/02

J

審査請求 有 請求項の数17 O L (全 26 頁)

(21)出願番号 特願平11-37842

(22)出願日 平成11年(1999) 2 月16日

(31)優先権主張番号 特願平10-32618

(32)優先日 平10(1998) 2 月16日

(33)優先権主張国 日本 (J P)

(31)優先権主張番号 特願平10-59542

(32)優先日 平10(1998) 3 月11日

(33)優先権主張国 日本 (J P)

(31)優先権主張番号 特願平10-77783

(32)優先日 平10(1998) 3 月25日

(33)優先権主張国 日本 (J P)

(71)出願人 000004226

日本電信電話株式会社

東京都千代田区大手町二丁目3番1号

(72)発明者 坂本 健

東京都新宿区西新宿三丁目19番2号 日本
電信電話株式会社内

(72)発明者 田中 伸幸

東京都新宿区西新宿三丁目19番2号 日本
電信電話株式会社内

(72)発明者 安東 泰博

東京都新宿区西新宿三丁目19番2号 日本
電信電話株式会社内


(74)代理人 弁理士 志賀 正武

(54)【発明の名称】 チャネル間スキュー補償装置

(57)【要約】

【課題】 何れかの伝送チャネルにスキュー量の変動が生じた場合、その影響が当該チャネル以外に及ぶのを防止すると共に、スキュー補償回路での遅延量を減らすことができるチャネル間スキュー補償装置を提供すること。

【解決手段】 並列データの時間軸上の位置を示すフレーム信号を使用する伝送チャネル毎に生成するN個のフレーム同期回路11と、フレーム同期回路11から出力されるN個のフレーム信号に基づいて基準タイミングを決定するタイミング決定回路16と、タイミング決定回路16が決定した基準タイミングに従って、N個のスキュー量信号を生成するスキュー量検出回路15と、スキュー量検出回路15が生成したスキュー量信号に応じて、並列データのタイミングを伝送チャネル毎に補償するデータ遅延回路13とを設けた。



【特許請求の範囲】

【請求項 1】 クロックと同期して入力される m チャンネルの並列データを符号化する並列冗長符号化装置において、

m' チャンネルの冗長データを発生する冗長データ発生手段と、

該冗長データ発生手段が発生する m' チャンネルの冗長データを付加した $m+m'$ チャンネルの並列データが入力された時に 1 クロック毎に各々のチャンネルのデータを予め定められた規則に従って入れ替えて $m+m'$ チャンネルの並列データとして出力するデータ入れ替え手段とを備えることを特徴とする並列冗長符号化装置。

【請求項 2】 前記データ入れ替え手段が、 $m+m'$ クロックの周期で繰返される予め定められたパターンに従ってデータの入れ替えを行うことを特徴とする請求項 1 に記載の並列冗長符号化装置。

【請求項 3】 前記データ入れ替え手段が、全てのチャンネルが $m+m'$ クロック周期の間に m' クロック分の冗長データを出力するようにデータの入れ替えを行うことを特徴とする請求項 2 に記載の並列冗長符号化装置。

【請求項 4】 前記データ入れ替え手段が、全ての出力チャンネルの時系列パターンが同一になり、且つその時系列パターンが各チャンネルで 1 クロックずつずれて現れるようにデータの入れ替えを行うことを特徴とする請求項 3 に記載の並列冗長符号化装置。

【請求項 5】 前記冗長データ発生手段が、 m' チャンネルの冗長データを m チャンネルのデータの時系列パターンから予め定められた規則に従って算出することを特徴とする請求項 1 に記載の並列冗長符号化装置。

【請求項 6】 時間軸上の同じ位置に 2 以上の N ビットが配置された並列データを N 個の伝送チャンネルを用いて並列に伝送した結果得られる並列データを入力して、前記並列データの時間軸上の位置を示すフレーム信号を、使用する伝送チャンネル毎に生成する N 個のフレーム同期回路と、

前記フレーム同期回路から出力される N 個のフレーム信号に基づいて、基準タイミングを決定する基準タイミング決定手段と、

前記基準タイミング決定手段が決定した基準タイミングに従って、 N 個のスキュー量信号を生成するスキュー量検出手段と、

前記スキュー量検出手段が生成したスキュー量信号に応じて、前記並列データのタイミングを伝送チャンネル毎に補償するタイミング補償手段とを設けたことを特徴とするチャンネル間スキュー補償装置。

【請求項 7】 前記基準タイミング決定手段に、入力される前記 N 個のフレーム信号のそれぞれを複数クロック周期保持する N 個のシフトレジスタと、これらのシフトレジスタの出力信号の論理演算により前記基準タイミングを決定する論理演算手段とを設けたこ

とを特徴とする請求項 6 に記載のチャンネル間スキュー補償装置。

【請求項 8】 前記スキュー量検出手段に、前記基準タイミング決定手段が決定した基準タイミングで、前記基準タイミング決定手段のシフトレジスタの出力信号を保持するデータ保持手段を設けたことを特徴とする請求項 7 に記載のチャンネル間スキュー補償装置。

【請求項 9】 前記論理演算手段に、前記基準タイミング決定手段の N 個のシフトレジスタ全てに前記フレーム信号が保持されたことを検出している時にスタート信号を生成するスタート信号生成手段と、前記スタート信号に従って所定のクロック信号の計数を開始し、前記並列データのフレーム周期と同じ周期で、前記基準タイミングを示す信号を繰返し出力する計数手段とを設けたことを特徴とする請求項 8 に記載のチャンネル間スキュー補償装置。

【請求項 10】 前記論理演算手段に、前記計数手段が前記基準タイミングを示す信号を出力している時に、前記基準タイミング決定手段の N 個のシフトレジスタの何れかに前記フレーム信号が保持されていないことを検出すると、前記計数手段の動作を停止するためのリセット信号を生成するリセット信号生成手段を設けたことを特徴とする請求項 9 に記載のチャンネル間スキュー補償装置。

【請求項 11】 前記スタート信号生成手段に、前記基準タイミング決定手段の N 個のシフトレジスタ全てに前記フレーム信号が保持されたことを検出した時に、 N 個のフレーム信号の中で最初に現れる信号の時間軸上の位置を先頭位置として識別し、 N 個のフレーム信号の中で最後に現れる信号の時間軸上の位置を後尾位置として識別し、前記先頭位置と後尾位置との中間位置のフレーム信号が、前記シフトレジスタの中央のビット位置に近づいたときに前記スタート信号を生成する中間位置識別手段を設けたことを特徴とする請求項 9 に記載のチャンネル間スキュー補償装置。

【請求項 12】 前記スタート信号生成手段に、 N 個のフレーム信号の中で時間軸上の同じ位置に現れる信号数が最大のフレーム信号の位置を最大位置として検出し、前記最大位置のフレーム信号が、前記シフトレジスタの中央のビット位置に近づいた時に前記スタート信号を生成する最大位置識別手段を設けたことを特徴とする請求項 9 に記載のチャンネル間スキュー補償装置。

【請求項 13】 予め誤り訂正符号化され時間軸上の同じ位置に複数ビットが配置された並列データを複数の伝送チャンネルを用いて並列に伝送した結果得られる並列データを入力して、前記並列データのチャンネル間の時間軸上の位置ずれを補正するチャンネル間スキュー補償装置において、チャンネル間の時間軸上の位置ずれが補正された並列データを入力してその誤り訂正復号を行うとともに、デー

タ誤りの有無を示す誤り信号を各伝送チャネル毎に生成する誤り訂正手段と、

前記誤り訂正手段が出力する誤り信号に基づいて、前記並列データのチャネル間の時間軸上の位置ずれを補正するチャネル間スキュー補償手段とを設けたことを特徴とするチャネル間スキュー補償装置。

【請求項 14】 予め誤り訂正符号化され時間軸上の同じ位置に複数ビットが配置された並列データを複数の伝送チャネルを用いて並列に伝送した結果得られる並列データを入力して、前記並列データのチャネル間の時間軸上の位置ずれを補正するチャネル間スキュー補償装置において、

各伝送チャネル毎に前記並列データのフレームの時間軸上の位置を検出するフレーム位置検出手段と、

前記フレーム位置検出手段が検出した少なくとも 2 つの伝送チャネルにおけるフレームの時間軸上の位置に基づいて、前記並列データのチャネル間の時間軸上の位置ずれを補正するチャネル間スキュー補償手段と、

チャネル間の時間軸上の位置ずれが補正された並列データを入力してその誤り訂正復号を行うとともに、データ誤りの有無を示す誤り信号を各伝送チャネル毎に生成する誤り訂正手段と、

前記誤り訂正手段が出力する誤り信号に基づいて、前記フレーム位置検出手段の検出状態を制御する誤り制御手段とを設けたことを特徴とするチャネル間スキュー補償装置。

【請求項 15】 所定の条件が成立するまで前記フレーム位置検出手段が検出した位置を前記チャネル間スキュー補償手段の補正量に反映するのを遅らせる同期保護手段を設けたことを特徴とする請求項 14 に記載のチャネル間スキュー補償装置。

【請求項 16】 前記誤り訂正手段が出力する誤り信号に基づいて各チャネルの誤りの発生頻度を検出し、検出した誤りの発生頻度が所定以上になると、フレーム外れ信号を前記同期保護手段に出力するフレーム外れ検出手段を設けたことを特徴とする請求項 15 に記載のチャネル間スキュー補償装置。

【請求項 17】 前記誤り訂正手段が出力する誤り信号に基づいて各チャネルの誤りの発生頻度を検出し、検出した誤りの発生頻度が所定以下になると、フレーム同期信号を前記同期保護手段に出力するフレーム同期検出手段を設けたことを特徴とする請求項 15 に記載のチャネル間スキュー補償装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、情報処理システム或いは通信処理システム等に使用される並列データを伝送するにあたり、速度変換が不要で且つ構成が簡易な並列冗長符号化装置、および、上記伝送する並列データの各チャネル間におけるスキューを補償するチャネル間ス

キュー補償装置に関するものである。

【0002】

【従来の技術】近年、情報処理システム或いは通信処理システム等を構成するプロセッサ等のデータ処理装置は、LSI の高速化に伴って年々その処理速度が向上している。それと共に、データ処理装置間のデータ伝送に対する高速化の要求が高まっている。また、上記システムの処理能力を向上させるため、複数の装置を並列動作させる技術も進歩し、これらの装置間を接続できるようにデータ伝送の長距離化に対する要求も強まりつつある。

【0003】光によるデータ伝送は、高速および長距離の伝送が可能であることから、これらのシステム内部のデータ伝送の手段として期待されている。これらのシステム内部では、データは 8 ビットまたは 16 ビットのような並列データとして取扱われるため、光を利用してデータ伝送を行う場合においても並列データ伝送が必要とされている。このような光を利用したデータ伝送においては、受信信号の直流レベルの安定や、データの誤りの検出等のために、データを符号化して伝送することが多い。

【0004】また、上述したような並列データ伝送を行う並列伝送システムにおいては、各伝送チャネル毎に伝送路の特性の違いや送受信回路の特性の違いにより、各伝送チャネルのデータ伝送所要時間にばらつきが生じる。このため、並列伝送システムの受信側において、伝送チャネル間のデータ到達時間のずれが生じる。このデータ到達時間のずれをチャネル間スキューと呼ぶ。

【0005】データの伝送速度が遅い場合、または伝送距離が短い場合には、チャネル間スキューは並列伝送システムの 1 クロックの時間に比べ無視できるほど小さく、深刻な問題ではない。しかし、データ伝送速度の高速化に伴って並列伝送システムの 1 クロックの時間が短くなると、チャネル間スキューによって正常にデータの受信ができなくなる。また、伝送路の特性の違いに起因する各伝送チャネルの伝送時間のばらつきは伝送距離に比例するので、並列伝送システムの伝送距離が長くなると、チャネル間スキューが大きくなり、正常なデータの受信が困難になる。

【0006】このため、並列伝送システムの高速化および長距離化のためには、チャネル間スキューの補償が重要になる。特に、光伝送を利用した並列伝送システムにおいては、電気伝送と比べて伝送速度の高速化および伝送距離の長距離化が可能であるため、チャネル間スキューの補償は非常に重要である。よって、並列伝送システムにおいては、このスキュー補償を可能とするためにも、前述した符号化が行われる。

【0007】ここで、スキュー補償を可能とするための符号化方法の一つとして、各チャネルにおいて伝送されるデータ列の m ビット毎に、 m' ビットの冗長データを

挿入する並列冗長符号化方法がある。ここで、上記 m' ビットの冗長データをフレームビットと呼ぶ。この符号化方法では、 m ビットのデータと m' ビットのフレームビットとを合わせて $m+m'$ ビットのフレームを構成している。図20はこのようなフレームの構成例を示す図である。

【0008】上述した並列冗長符号化方法を実行する装置として、例えば、伝送の際に多重化を行う場合、図21に示すような構成の並列冗長符号化装置が広く知られている。この図において、符号化装置75は、 m ビットの並列データと冗長データ発生手段76から出力される m' ビットの冗長データとを、 $m+m'$ ：1並列直列変換手段77により直列に変換することによって符号化を行う。並列冗長符号化装置70は、符号化装置75を複数並列に組合せて構成される。

【0009】これに対して、図22は、伝送の際に多重化を行わない場合の並列冗長符号化装置の構成図である。この図において、符号化装置75は、ビット速度 f_0 でフレームビット挿入手段78に入力されたデータ列の m ビット毎に、冗長データ発生手段79から出力される m' ビットの冗長データを挿入し、ビット速度 $(m+m')/m \times f_0$ で出力することによって符号化を行う。並列冗長符号化装置70は、符号化装置75を複数並列に組合せて構成される。

【0010】なお、この種の符号化においては、上述した符号化の他、 m ビットのデータに1ビットの付加データを付加する「mB1A符号」等がよく知られている。さらにこの「mB1A符号」としては、上記1ビットの付加データがパリティビットである「mB1P符号」や、前のビットの補符号である「mB1C符号」等が知られている。また、これら各チャンネルのフレーム中に特別なフレームビットを挿入する符号化の他に、フレームビットを利用しない「8B10B」等に代表される符号化もある。

【0011】次に、上述した並列冗長符号化装置によって符号化されたデータを受信し、各チャンネル間のスキュー量を検出して補償する従来のチャンネル間スキュー補償装置の構成例を図23に示す。この図に示すチャンネル間スキュー補償装置は、並列伝送路のうち、予め決定した1つのチャンネルを基準系列、すなわちマスターチャンネルとする。マスターチャンネルフレーム同期回路82は、マスターチャンネルの入力データを入力して、この入力データの時間軸上の位置を示すマスターチャンネルフレーム信号（同期信号）を出力する。

【0012】マスターチャンネル以外の全てのチャンネルにおいては、フレーム同期回路83がそれぞれのチャンネルの入力データを入力して、その時間軸上の位置を示すフレーム信号（同期信号）を生成する。マスターチャンネル以外の全てのチャンネルには、比較回路84が設けられている。比較回路84は、当該チャンネルのフレーム信号とマ

スターチャンネルフレーム信号とを比較する。すなわち、当該チャンネルのフレーム信号がマスターチャンネルフレーム信号に比べてどれだけ進んでいるか、あるいは遅れているかを判断し、この遅れ進みの情報をスキュー量信号として出力する。

【0013】マスターチャンネルの入力データは、マスターチャンネルデータ遅延回路85によって、予め定めた時間だけ遅延される。マスターチャンネル以外の全てのチャンネルの入力データは、データ遅延回路86で遅延される。データ遅延回路86は、各チャンネルのスキュー量信号を受け、各チャンネルのフレーム位置がマスターチャンネルデータ遅延回路85によって遅延されたマスターチャンネルのフレーム位置と一致するように信号遅延量を調整する。

【0014】なお、マスターチャンネルデータ遅延回路85は、マスターチャンネルフレーム同期回路82の前であっても、後ろにあっては、動作の原理に違いはない。以上のような動作の結果、チャンネル間スキューが補償された並列データが出力される。

【0015】

【発明が解決しようとする課題】ところで、図21および図22に示すような並列冗長符号化装置では、入力データのビット速度と出力データのビット速度とが異なるため、速度の異なる2種類のクロック信号を供給する必要がある。このため、異なる速度のクロックを発生させるためのPLL回路（Phase-locked loop回路：位相同期ループ回路）が必要になるが、このPLL回路を符号化装置に組込むと回路規模が大きくなるという問題がある。

【0016】また、PLL回路は動作させるクロック速度に合わせて調整を行う必要があり、任意のクロック速度で動作させられないという問題がある。さらに、上述した従来の並列符号化方法では、受信側の復号装置において、伝送されたデータから冗長データを除去する際にもクロック速度変換回路が必要になるという問題もある。

【0017】また、図23に示したような従来のチャンネル間スキュー補償装置においては、マスターチャンネルのスキュー量変動すると、基準になるマスターチャンネルフレーム信号の位置（タイミング）が変わるので、マスターチャンネル以外の全てのチャンネルにおいて、比較回路84がデータ遅延回路86の信号遅延量を修正する。この修正によってデータ遅延回路86の信号遅延量が変化する際に、スキュー補償後のデータのビット列の位置（タイミング）が瞬間的にずれるため、データに誤りが発生する。

【0018】例えば、チャンネル間スキュー補償装置におけるデータの注目位置のビット番号が、1, 2, 3, 4, 5, …に順次変化する場合に、注目位置のビット番号が2の時に信号遅延量を更新してデータの位置を進み

方向に1ビットずらすと、補償後のデータにはビット番号が1, 2, 4, 5, …のデータが現れ、ビット番号が3のデータは消滅する。

【0019】また、データの注目位置のビット番号が、1, 2, 3, 4, 5, …に順次変化する場合に、注目位置のビット番号が3の時に信号遅延量を更新してデータの位置を遅れ方向に1ビットずらすと、補償後のデータにはビット番号が1, 2, 3, 3, 4, 5, …のデータが現れ、同じビット番号3のデータが重複して現れる。

【0020】勿論、スキュー量が変動した場合に信号遅延量を更新しなければ、チャンネル間スキューの影響によってチャンネル間スキュー補償後のデータに連続的に誤りが発生するので、信号遅延量の更新は必要不可欠である。なお、この種のエラーは、マスターチャンネル以外の全てのチャンネルで生じる可能性がある。

【0021】また、図23に示したようなチャンネル間スキュー補償装置を設計する場合には、マスターチャンネルが最も遅延の大きいチャンネルである可能性と、マスターチャンネルが最も遅延の小さいチャンネルである可能性との両方を考慮する必要がある。

【0022】例えば、補償可能なチャンネル間スキュー量のビット数を x (x は自然数)に定める場合には、マスターチャンネルデータ遅延回路85におけるデータ遅延を $(x+1)$ ビットに定め、マスターチャンネル以外のチャンネルについては、データ遅延回路86における最大のデータ遅延を $(2 \cdot x + 1)$ ビットにする必要がある。このため、 x ビットのチャンネル間スキューの補正を保証する従来のチャンネル間スキュー補償装置においては、最大で $(2 \cdot x + 1)$ ビットの遅延が生じることになる。このような大きな遅延は、並列データ伝送の高速化の障害になる。

【0023】さらに、ノイズの影響による誤動作等を防止し、フレーム同期の信頼性を高めるために、チャンネル間スキュー補償装置内に同期保護回路を設け、所定数のフレームにわたって連続的にフレーム内の同じタイミングでフレームビットが検出された場合に、各チャンネルの信号遅延量を更新するように制御するものもある。

【0024】このようなチャンネル間スキュー補償装置の場合、スキュー量変動してから再びフレーム同期状態に戻って信号遅延量が更新されるまでに、例えばフレーム長の10倍程度の時間の制御遅れが発生することがあり、この制御遅れの間、誤ったデータを補償済みのデータとして出力し続けてしまう。この問題は、フレーム同期の信頼性を高めるために同期保護回路を備える様々な種類のチャンネル間スキュー補償装置に共通して発生する恐れがある。

【0025】よって、本発明の目的は、並列データの符号化に関し、速度変換回路を不要として単純な構成とし、且つ、伝送するデータのビット速度に対して柔軟性を持たせることができる並列冗長符号化装置を提供する

ことにある。

【0026】また、何れかの伝送チャンネルでスキュー量の変動が生じた場合、その影響が当該チャンネル以外に及ぶのを防止すると共に、スキュー補償回路での遅延量を減らすことができるチャンネル間スキュー補償装置を提供することも、本発明の目的の一つである。

【0027】さらに、スキュー量変動してフレーム同期がずれてから、再びフレーム同期状態に戻って信号遅延量が更新されるまでの時間を短縮し、誤りデータの出力を抑制することができるチャンネル間スキュー補償装置を提供することも、本発明の目的の一つである。

【0028】

【課題を解決するための手段】上記の目的を達成するため、請求項1に記載の並列冗長符号化装置は、クロックと同期して入力される m チャンネルの並列データを符号化する場合、 m' チャンネルの冗長データを発生する冗長データ発生手段と、この冗長データ発生手段が発生する m' チャンネルの冗長データを付加した $m+m'$ チャンネルの並列データが入力された時に1クロック毎に各々のチャンネルのデータを予め定められた規則に従って入れ替えて $m+m'$ チャンネルの並列データとして出力するデータ入れ替え手段を備えることを特徴とする。

【0029】上述した並列冗長符号化装置においては、データ入れ替え手段が、 $m+m'$ クロックの周期で繰り返される予め定められたパターンに従ってデータの入れ替えを行うことが望ましい。また、データ入れ替え手段が、全てのチャンネルが $m+m'$ クロック周期の間に m' クロック分の冗長データを出力するようにデータの入れ替えを行うことが望ましい。さらに、データ入れ替え手段は、全ての出力チャンネルの時系列パターンが同一になり、且つその時系列パターンが各チャンネルで1クロックずつずれて現れるようにデータの入れ替えを行うことが望ましい。また、冗長データ発生手段が、 m' チャンネルの冗長データを、 m チャンネルのデータの時系列パターンから予め定められた規則に従って算出するようにしてもよい。

【0030】また、請求項6に記載のチャンネル間スキュー補償装置は、時間軸上の同じ位置に2以上の N ビットが配置された並列データを N 個の伝送チャンネルを用いて並列に伝送した結果得られる並列データを入力して、上記並列データの時間軸上の位置を示すフレーム信号を、使用する伝送チャンネル毎に生成する N 個のフレーム同期回路と、上記フレーム同期回路から出力される N 個のフレーム信号に基づいて、基準タイミングを決定する基準タイミング決定手段と、上記基準タイミング決定手段が決定した基準タイミングに従って、 N 個のスキュー量信号を生成するスキュー量検出手段と、上記スキュー量検出手段が生成したスキュー量信号に応じて、上記並列データのタイミングを伝送チャンネル毎に補償するタイミング補償手段とを設けたことを特徴とする。

【0031】ここで、上記伝送チャネル毎に生成されるN個のフレーム信号は、各伝送チャネルのデータ間にスキューが生じていない場合、各伝送チャネルのデータの内容とは関係なく、N個全てが同一時刻にフレーム同期回路から出力される。

【0032】上記の構成によるチャネル間スキュー補償装置においては、マスターチャネルのような特別な固定チャネルは存在せず、それぞれの伝送チャネルについて、スキュー量の検出とスキューの補償が実施される。また、スキュー量を検出する際の基準になる基準タイミングは、フレーム同期回路から出力されるN個のフレーム信号に基づいて決定される。これにより、タイミングの基準になる固定チャネルが存在しなくなるので、タイミング補償手段における最大遅延量は従来よりも少なくなる。

【0033】例えば、N個の伝送チャネルの各々に対応して生成されるN個のフレーム信号の中で最後に現れた信号のタイミングを基準タイミングに定める場合には、基準タイミングよりも後のフレーム信号は存在しないので、基準タイミングに対する進み相当の時間だけタイミング補償手段で遅延すればよい。よって、上述した構成によるチャネル間スキュー補償装置では、xビットのチャネル間スキューの補正を保证するための最大遅延量は、 $(x+1)$ ビットに抑制される。また、スキュー量検出手段およびタイミング補償手段の動作が各伝送チャネルで独立しているので、特定のチャネルの影響が他のチャネルに及ぶことはない。

【0034】また、請求項7に記載のチャネル間スキュー補償装置は、請求項6に記載のチャネル間スキュー補償装置において、上記基準タイミング決定手段に、入力される上記N個のフレーム信号のそれぞれを複数クロック周期保持するN個のシフトレジスタと、これらのシフトレジスタの出力信号の論理演算により基準タイミングを決定する論理演算手段とを設けたことを特徴としている。

【0035】例えば、上記のシフトレジスタとして、kビット構成のシフトレジスタを用いた場合には、データシフトに用いるクロックパルスのk周期の期間だけ、入力信号をシフトレジスタ内に保持できる。これにより、各伝送チャネルのN個のフレーム信号が複数クロック周期の間、シフトレジスタに保持されるので、複数の時点で現れる複数のフレーム信号を同じタイミングで監視できる。よって、チャネル間スキューが生じている場合であっても、論理演算手段は、シフトレジスタに保持されるフレーム信号を監視することにより、特定の期間内にN個のフレーム信号の全てが現れているか否かを識別できる。この識別により、基準タイミングを決定できる。

【0036】また、請求項8に記載のチャネル間スキュー補償装置は、請求項7に記載のチャネル間スキュー補償装置において、上記スキュー量検出手段に、上記基準

タイミング決定手段が決定した基準タイミングで、この基準タイミング決定手段のシフトレジスタの出力信号を保持するデータ保持手段を設けたことを特徴としている。

【0037】上記の構成によれば、各伝送チャネルのN個のフレーム信号が複数クロック周期の間シフトレジスタに保持されるので、複数の時点で現れる複数のフレーム信号を同じタイミングで監視できる。そして、N個のフレーム信号がシフトレジスタに保持されている時に、シフトレジスタの出力信号をデータ保持手段に取り込むことにより、伝送チャネル間のタイミングのずれ、すなわちチャネル間スキュー量を検出できる。

【0038】また、請求項9に記載のチャネル間スキュー補償装置は、請求項7に記載のチャネル間スキュー補償装置において、上記論理演算手段に、基準タイミング決定手段内のN個のシフトレジスタ全てにフレーム信号が保持されたことを検出している時に、スタート信号を生成するスタート信号生成手段と、上記スタート信号に従って所定のクロック信号の計数を開始し、並列データのフレーム周期と同じ周期で、基準タイミングを示す信号を繰り返し出力する計数手段とを設けたことを特徴としている。

【0039】この構成によれば、フレーム長が一定のデータが入力される場合には、フレーム長に対応する一定の周期で、データが繰り返し入力される。そして、このフレーム周期と同じ周期で基準タイミングを示す信号を繰り返し出力することにより、それぞれのデータフレームについて、スキュー量の検出が可能になる。なお、計数手段は、1フレーム周期を検出するために用いる。

【0040】また、請求項10に記載のチャネル間スキュー補償装置は、請求項9に記載のチャネル間スキュー補償装置において、上記論理演算手段に、上述した計数手段が基準タイミングを示す信号を出力している時に、基準タイミング決定手段のN個のシフトレジスタの何れかにフレーム信号が保持されていないことを検出すると、計数手段の動作を停止するためのリセット信号を生成するリセット信号生成手段を設けたことを特徴としている。

【0041】すなわち、基準タイミングを決定してから1フレーム周期遅れてその基準タイミングを使用いる場合には、1フレーム周期の間に生じるスキュー量の変動を考慮する必要がある。特に、N個のフレーム信号のうち、最初の信号がさらに進むか、または最後の信号がさらに遅れると、スキュー量の検出ができないチャネルが現れる。よって、上記の構成により、スキュー量の検出ができないチャネルが現れると、リセット信号生成手段がリセット信号を生成し、このリセット信号によって計数手段の動作が停止するので、エラーの発生を抑制できる。

【0042】また、請求項11に記載のチャネル間スキ

ユー補償装置は、請求項 9 に記載のチャンネル間スキュー補償装置において、上記スタート信号生成手段に、基準タイミング決定手段内の N 個のシフトレジスタ全てにフレーム信号が保持されたことを検出したときに、N 個のフレーム信号の中で最初に現れる信号の時間軸上の位置を先頭位置として識別し、N 個のフレーム信号の中で最後に現れる信号の時間軸上の位置を後尾位置として識別し、上記先頭位置と後尾位置との中間位置のフレーム信号が、上記シフトレジスタの中央のビット位置に近づいたときに上記スタート信号を生成する中間位置識別手段を設けたことを特徴としている。

【0043】すなわち、例えば、N 個のシフトレジスタ全てに上述したフレーム信号が保持された時を基準タイミングに定めると、1 フレーム周期の間の変動により、最後のフレーム信号がさらに遅れた場合には、スキュー量の検出ができないチャンネルが現れる可能性が高い。よって、上述した構成を採用した場合、先頭位置のフレーム信号から後尾位置のフレーム信号までの範囲全体が、シフトレジスタのビット位置の中央に現れている時が基準タイミングになる。これにより、先頭位置のフレーム信号から後尾位置のフレーム信号までの位置ずれがシフトレジスタのビット数よりも十分に小さい場合には、1 フレーム周期の間の変動により、最初のフレーム信号がさらに進むか、または最後のフレーム信号がさらに遅れた場合であっても、それらのフレーム信号の位置がシフトレジスタの保持範囲を外れる可能性が低いので、エラーが生じにくい。

【0044】また、請求項 12 に記載のチャンネル間スキュー補償装置は、請求項 9 に記載のチャンネル間スキュー補償装置において、上記スタート信号生成手段に、N 個のフレーム信号の中で時間軸上の同じ位置に現れる信号数が最となるフレーム信号の位置を最大位置として検出し、この最大位置のフレーム信号が、上記シフトレジスタの中央のビット位置に近づいた時にスタート信号を生成する最大位置識別手段を設けたことを特徴としている。

【0045】すなわち、各伝送チャンネルの伝送所要時間のばらつきが、統計的に分布すると仮定すれば、先頭のフレーム信号の位置と後尾のフレーム信号の位置との中間において、フレーム信号の分布する頻度が最大になると考えられる。よって、上述した構成を採用した場合、時間軸上の同じ位置に現れる信号数が最大となるフレーム信号の位置がシフトレジスタの中央のビット位置にある時が基準タイミングになる。これにより、先頭位置のフレーム信号から後尾位置のフレーム信号までの位置ずれがシフトレジスタのビット数よりも十分に小さい場合には、1 フレーム周期の間の変動により、最初のフレーム信号がさらに進むか、または最後のフレーム信号がさらに遅れた場合であっても、それらのフレーム信号の位置がシフトレジスタの保持範囲を外れる可能性が低い

で、エラーが生じにくい。

【0046】次に、スキュー量の変動してフレーム同期がずれた場合でも、再びフレーム同期状態に戻って信号遅延量が更新されるまでの時間を短縮し、誤りデータの出力を抑制するという目的を達成するために、請求項 13 に記載のチャンネル間スキュー補償装置は、入力された並列データに誤り訂正が可能な符号化がなされていた場合、誤り訂正復号を行う際に、スキュー補償を行うことを特徴とする。

【0047】すなわち、チャンネル間の時間軸上の位置ずれが補正された並列データを入力してその誤り訂正復号を行うと共に、データ誤りの有無を示す誤り信号を各伝送チャンネル毎に生成する誤り訂正手段と、この誤り訂正手段が出力する誤り信号に基づいて、並列データのチャンネル間の時間軸上の位置ずれを補正するチャンネル間スキュー補償手段とを設けたことを特徴としている。

【0048】ここで、前述した誤り訂正が可能な符号化がなされた並列データとは、前述した本発明に係る冗長符号化装置により符号化された並列データに限らず、他の方法によりフレーム符号化された並列データであってもよい。

【0049】上記の構成によれば、誤り訂正符号化された上記並列データの誤り訂正復号を行う際には、各チャンネルのビットの誤りの有無を検出でき、検出された誤りの発生頻度が大きい場合には、上記チャンネル間スキュー補償手段の補償量が適正でないで、その補償量を変更する。一方、検出された誤りの発生頻度が小さい場合には、上記チャンネル間スキュー補償手段の補償量が適正であるとみなすことができる。すなわち、誤り訂正手段によって検出された誤りに応じて上記チャンネル間スキュー補償手段を制御することにより、信頼性の高いチャンネル間スキュー補償が可能になる。

【0050】また、上述したチャンネル間スキュー補償装置では、誤り訂正手段が出力する信頼性の高い誤り信号に基づいて制御を実施するので、多数フレームに渡って同期状態を調べる必要がない。つまり、誤り訂正手段から出力される誤り信号は、各クロック毎に出力されるので、これに基づいてフレーム同期およびフレーム外れを検出することにより、多数フレームに渡って同期状態を調べる必要がなくなり、チャンネル間スキュー量が変化した場合には、それに追従するように短い時間でチャンネル間スキュー補償手段の補償量を更新することができる。

【0051】また、請求項 14 に記載のチャンネル間スキュー補償装置は、各伝送チャンネル毎に上記並列データのフレームの時間軸上の位置を検出するフレーム位置検出手段と、上記フレーム位置検出手段が検出した少なくとも 2 つの伝送チャンネルにおけるフレームの時間軸上の位置に基づいて、上記並列データのチャンネル間の時間軸上の位置ずれを補正するチャンネル間スキュー補償手段と、チャンネル間の時間軸上の位置ずれが補正された並列デー

タを入力してその誤り訂正復号を行うとともに、データ誤りの有無を示す誤り信号を各伝送チャネル毎に生成する誤り訂正手段と、上記誤り訂正手段が出力する誤り信号に基づいて、上記フレーム位置検出手段の検出状態を制御する誤り制御手段とを設けたことを特徴としている。

【0052】上記チャネル間スキュー補償装置によれば、フレーム位置検出手段は、各伝送チャネル毎に並列データのフレームの時間軸上の位置を検出する。チャネル間スキュー補償手段は、フレーム位置検出手段が検出した少なくとも2つの伝送チャネルにおけるフレームの時間軸上の位置に基づいて、並列データのチャネル間の時間軸上の位置ずれを補正する。また、誤り訂正手段は、チャネル間の時間軸上の位置ずれが補正された並列データを入力してその誤り訂正復号を行うとともに、データ誤りの有無を示す誤り信号を各伝送チャネル毎に生成する。さらに、誤り制御手段は、上記誤り訂正手段が出力する誤り信号に基づいて、上記フレーム位置検出手段の検出状態を制御する。

【0053】上記の構成のチャネル間スキュー補償装置においては、誤り訂正符号化された並列データの誤り訂正復号を行う際には、各チャネルのビットの誤りの有無を検出できる。そして、検出された誤りの発生頻度が大きい場合には、チャネル間スキュー補償手段の補償量が適正でないので、補償量を変更する必要がある。一方、検出された誤りの発生頻度が小さい場合には、チャネル間スキュー補償手段の補償量が適正であるとみなし得る。

【0054】上記の構成を採用することにより、誤り訂正手段が出力する信頼性の高い誤り信号に基づいてフレーム位置検出手段の検出状態を制御するので、多数フレームに渡って同期状態を調べる必要がない。つまり、チャネル間スキュー量が変化した場合には、それに追従するように短い時間でチャネル間スキュー補償手段の補償量を更新することができる。

【0055】また、請求項15に記載のチャネル間スキュー補償装置は、請求項14に記載のチャネル間スキュー補償装置において、所定の条件が成立するまで上記フレーム位置検出手段が検出した位置を上記チャネル間スキュー補償手段の補正量に反映するのを遅らせる同期保護手段を設けたことを特徴としている。

【0056】一般に、伝送される信号はノイズ等の影響を受けるので、並列データに含まれるフレームビット等の同期信号の検出における信頼性は低い。したがって、単一の同期信号だけでフレーム位置を特定しスキュー補償量を更新すると、大きな誤りの発生につながる。そこで、上述した同期保護手段は、所定の条件が成立するまでフレーム位置検出手段が検出した位置を、チャネル間スキュー補償手段の補正量に反映するのを遅らせるので、ノイズ等によって生じる一時的な信号によってフレ

ーム位置が特定されるのが防止され、制御の信頼性が高まる。

【0057】また、請求項16に記載のチャネル間スキュー補償装置は、請求項15に記載のチャネル間スキュー補償装置において、誤り訂正手段が出力する誤り信号に基づいて各チャネルの誤りの発生頻度を検出し、検出した誤りの発生頻度が所定以上になると、フレーム外れ信号を同期保護手段に出力するフレーム外れ検出手段を設けたことを特徴としている。

【0058】これにより、同期保護手段はフレーム外れ信号により誤りの発生頻度が所定以上であることを認識できる。したがって、フレーム同期が外れているとみなし、直ちにフレーム同期を調整するための動作に移行することができる。

【0059】さらに、請求項17に記載のチャネル間スキュー補償装置は、請求項15に記載のチャネル間スキュー補償装置において、誤り訂正手段が出力する誤り信号に基づいて各チャネルの誤りの発生頻度を検出し、検出した誤りの発生頻度が所定以下になると、フレーム同期信号を同期保護手段に出力するフレーム同期検出手段を設けたことを特徴としている。

【0060】これにより、同期保護手段はフレーム同期信号により誤りの発生頻度が所定以下であることを認識できる。したがって、フレーム同期が合ったとみなし、スキュー補正量を更新するための動作に直ちに移行することができる。

【0061】

【発明の実施の形態】1. 並列冗長符号化装置：まず、本発明に係るチャネル間スキュー補償装置の一実施形態について説明する前に、上記チャネル間スキュー補償装置へ出力する並列データに対して並列冗長符号化する装置について説明する。

【0062】図1は上述した並列冗長符号化装置の一般形の構成を示す図であり、この並列冗長符号化装置1は、冗長データ発生手段5およびデータ入れ替え手段2を備えている。また、この並列冗長符号化装置1には、 m チャネルの並列データがクロックに同期してそれぞれ入力される。なお、この m チャネルの入力並列データは、当該並列データの受信側において、データ誤りの検出および訂正を可能とするために、誤り訂正符号化されたデータであってもよい。

【0063】冗長データ発生手段5は、 m' チャネルの冗長データを出力する。 m チャネルの並列データおよび m' チャネルの冗長データが、データ入れ替え手段2に入力される。データ入れ替え手段2は、その出力を任意の $m+m'$ クロックの時間だけ観察した場合、いずれのチャネルにおいても m' クロック分の冗長データが含まれるように、また、それに続く $m+m'$ クロックにおいても冗長データの出力パターンが前の $m+m'$ クロックと同じになるように、各チャネル間におけるデータの入

れ替えを行い、 $m+m'$ チャンネルのデータを出力する。

【0064】この結果、データ入れ替え手段2の出力は、いずれのチャンネルにおいても $m+m'$ ビット毎に m' ビット分の冗長データが挿入されており、且つ、いずれの時間においても入力された m チャンネルのデータが全て出力されている。このようにデータを入れ替えることによって符号化を行うため、伝送路に出力されるデータのビット速度と入力データのビット速度とは同一である。このため、並列冗長符号化装置が1種類のクロック信号で動作することが可能になる。

【0065】また、上述した並列冗長符号化装置を用いれば、データの入れ替えによって冗長データを除去することができ、速度変換回路が不要であるため、構成が簡易で且つデータ速度に対して柔軟性を持つ復号装置を実現することができる。また、上記の並列冗長符号化装置を並列方向に複数組合せ、 $a \times m$ チャンネルの並列データおよび $a \times m'$ チャンネルの冗長データを $m+m'$ クロック周期で入れ替える装置によっても同様の効果が得られる。

【0066】次に上述した並列冗長符号化装置の具体的な例について説明する。図2は、上記の m および m' を、 $m=3$ および $m'=1$ とした装置の構成例を示す図である。データ入れ替え手段2は、4クロックカウンタ3およびセクタ4-1~4-4を備える。セクタ4-1~4-4は、3系統の入力データ $ch1 \sim ch3$ および1系統の冗長データ（フレームビット）の計4系統の入力を、4クロックカウンタ3からの信号によって切り替え、4チャンネルのデータを出力する装置である。4つのセクタ4-1~4-4はそれぞれ同一の入力を同時に選択しないように設定されている。

【0067】図3は、図2の並列冗長符号化装置の動作タイムチャートを示す。以下、図3を用いて図2の並列冗長符号化装置の動作を説明する。図3の(1)はクロック、(2)は4クロックカウンタ3の出力、(3)~(5)はそれぞれ入力データ $ch1 \sim ch3$ 、(6)は冗長データ発生手段5の出力、(7)~(10)はそれぞれ出力データ $ch1 \sim ch4$ である。

【0068】4クロックカウンタ3は、1クロック毎に出力を「1」から1ずつインクリメントする。5クロック目には出力が「1」に戻る。入力データ $ch1$ はクロックと同期しており、(3)に示されるように、1クロック目にはデータ 1_1 、2クロック目にはデータ 1_2 、 n クロック目にはデータ 1_n が入力される。入力データ $ch2$ 、 $ch3$ についても同様である。

【0069】セクタ4-1は4クロックカウンタ3の出力「1」~「4」に対応して、入力データ $ch1 \sim ch3$ およびフレームビットの4つの入力を切替えながら出力する。その結果、出力データ $ch1$ の出力は系列(7)のようになる。セクタ4-2、4-3および4-4も4クロックカウンタ3の出力「1」~「4」に対

応して同様の動作を行い、出力はそれぞれ系列(8)~(10)のようになる。

【0070】この結果、出力データの任意の一つのチャンネルの出力に注目すると、4ビット毎に1ビットのフレームビットが挿入されており、4ビットの長さのフレームが構成されている。また、特定のタイムスロットの出力データに注目すると、フレームビットを出力している以外のチャンネルにおいて同じタイムスロットにおける入力データ $ch1 \sim ch3$ のデータが出力されている。

【0071】このような構成によれば、カウンタとセクタのみでフレームビットの挿入を行うことができる。したがって、クロック速度変換のためのPLL回路が不要になり、回路構成が極めて容易で、かつ、回路を特定の動作速度に調整する必要がない符号化回路を実現することができる。また、入力された3チャンネルのデータは同じタイムスロットで出力されるので、フレームビットの挿入により、データの遅延が一切生じないという利点がある。

【0072】また、一般に、マーク率（伝送するデータにおける“0”と“1”の比率）に依存して光素子の発光スキューが生じるため、チャンネル間におけるマーク率の偏りは、チャンネル間スキューの発生原因となる。これに対して、上記並列冗長符号化装置では、出力側における全チャンネルのデータが、冗長データを含めて平等に入れ替えられるので、出力側の全チャンネルにおいて同一の符号化が行われることになり、各チャンネル間のマーク率が均一化される（すなわち、各伝送チャンネルのデータの対称性が高くなる）。このため、上述したチャンネル間のマーク率の偏りに依存するチャンネル間スキューの発生を抑制することができると共に、スクランブル効果も期待することができる。

【0073】さらに、復号回路も、カウンタとセクタのみで構成することができ、復号回路の回路構成も極めて容易になり、フレームビット除去によるデータ遅延も生じない。また、全チャンネルに対して同一の符号化が行われるので、各チャンネルにおけるフレーム同期回路を同一の構成とすることができ、符号化回路および復号回路の対称性を高くすることができるという利点がある。

【0074】2. チャンネル間スキュー補償装置：次に、図面を用いて本発明に係るチャンネル間スキュー補償装置の各実施形態について詳細に説明する。

【0075】2-1. 第1の実施形態：この実施形態におけるチャンネル間スキュー補償装置の構成および動作を図4~図8に示す。なお、本実施形態は請求項6から請求項10に対応する。

【0076】図4は、この実施形態のチャンネル間スキュー補償装置の構成を示すブロック図である。図5は、図4のスキュー補償制御ユニット12の構成を示すブロック図である。図6は、図4のチャンネル間スキュー補償装置の主要部を示すブロック図である。図7は、スタート

信号 S_{cs} に対するカウンタ回路 123 の動作を示すタイムチャートである。図 8 は、リセット信号 S_{cr} に対するカウンタ回路 123 の動作を示すタイムチャートである。

【0077】この実施形態では、請求項 6 のフレーム同期回路は、図 4 に示すフレーム同期回路 11 として具体化されている。また、基準タイミング決定手段は、図 4 に示すタイミング決定回路 16 によって具体化されている。また、スキュー量検出手段は、スキュー量検出回路 15 として具体化されている。さらに、タイミング補償手段は、データ遅延回路 13 として具体化されている。また、請求項 7 のシフトレジスタは、シフトレジスタ 121 として具体化されている。また、論理演算手段は、論理演算部 14 として具体化されている。

【0078】さらに、請求項 8 のデータ保持手段はデータラッチ 122 として具体化されている。また、請求項 9 のスタート信号生成手段、および、計数手段は、それぞれ、スタート信号発生回路 124、および、カウンタ回路 123 として具体化されている。また、請求項 10 のリセット信号生成手段は、リセット信号発生回路 125 として具体化されている。

【0079】図 4 に示すチャンネル間スキュー補償装置は、 n 個のチャンネル $ch1$, $ch2$, $ch3$, ..., ch_n に並列に入力される入力データ $D1(1)$, $D1(2)$, $D1(3)$, ..., $D1(n)$ のチャンネル間スキューを補償して、スキュー補償後の出力データ $DO(1)$, $DO(2)$, $DO(3)$, ..., $DO(n)$ を各チャンネルから出力する。

【0080】この実施形態においては、並列伝送路を伝送されてこのチャンネル間スキュー補償装置に入力される入力データ $D1$ は、全てのチャンネルで同じフレーム長になるように、送信側において符号化が行われていることを前提としている。また、図面には詳細を示していないが、この実施形態では、各チャンネルの入力データは、チャンネル間スキュー補償装置の全段でビット同期が行われており、クロック信号と同期して入力される。各回路で使用するクロック信号の周期は同一になっている。

【0081】図 4 に示すように、このチャンネル間スキュー補償装置は、フレーム同期回路 11、スキュー補償制御ユニット 12 およびデータ遅延回路 13 を備えている。フレーム同期回路 11 およびデータ遅延回路 13 は、 n 個のチャンネルのそれぞれに設けてある。

【0082】なお、以下の説明および図面において、それぞれ構成が同一の複数の要素に対しては、同一の符号を付けて示す。但し、各要素が配置されたチャンネルを区別する必要がある場合には、各符号にチャンネルを区別する記号を括弧と共に付加して示す。回路中の各信号についても同様の符号で示す。

【0083】スキュー補償制御ユニット 12 には、タイミング決定回路 16 およびスキュー量検出回路 15 が含

まれている。フレーム同期回路 11 は、チャンネル間スキュー補償装置に入力される各チャンネルの信号（入力データ $D1$ ）について、それぞれフレーム同期を行い、フレーム信号 SF を出力する。

【0084】入力データ $D1$ は、時系列信号であり、予め定めたフレーム長毎に区分されて入力される。このフレーム区分毎に、フレーム同期回路 11 は入力データ $D1$ の時間軸上の位置、すなわち到達タイミングを検出する。フレーム同期回路 11 が出力するフレーム信号 SF は、一種の同期信号であり、検出されたフレームの位置に応じたタイミングでパルスを出力する。

【0085】チャンネル間スキューが生じると、入力データ $D1(1) \sim D1(n)$ の到達タイミングが互いにずれるので、各チャンネルのフレーム信号 $SF(1) \sim SF(n)$ にパルスが現れるタイミングに違いが生じる。

【0086】スキュー補償制御ユニット 12 は、全てのチャンネルのフレーム信号 $SF(1) \sim SF(n)$ を比較して、それぞれのチャンネルのスキュー量を識別する。チャンネル間スキュー量は相対的な時間のずれなので、スキューを検出するためには基準となるタイミングが必要である。この実施形態のチャンネル間スキュー補償装置においては、マスターチャンネルが存在しないので、スキュー検出の基準となるタイミングを、全てのチャンネルのフレーム信号 $SF(1) \sim SF(n)$ に基づいてタイミング決定回路 16 が決定する。

【0087】スキュー量検出回路 15 は、タイミング決定回路 16 が決定したタイミングを基準として、各チャンネルのスキュー量 $SS(1) \sim SS(n)$ を検出する。これらのスキュー量 $SS(1) \sim SS(n)$ が各チャンネルのデータ遅延回路 13 に制御量として印加される。データ遅延回路 13 は、スキュー補償制御ユニット 12 が出力するスキュー量 SS を受け、全てのチャンネルのデータのフレーム位置が揃うように、各チャンネルのデータ遅延量を調整する。

【0088】スキュー補償制御ユニット 12 の内部構成を図 5 に示す。図 5 においては、シフトレジスタ 121(1) \sim 121(n) および論理演算部 14 が図 4 に示したタイミング決定回路 16 に相当する。また、3つのチャンネル $ch1$, $ch2$, ch_n 以外のチャンネルの構成は示されていないが省略されたチャンネルについてもチャンネル $ch1$, $ch2$, ch_n と同様に構成されている。図 4 に示したフレーム同期回路 11 から入力されるフレーム信号 SF は、チャンネル毎に設けられたシフトレジスタ 121 に入力される。それぞれのシフトレジスタ 121 は、「 b_{max} 」ビットのデータを保持できる。

【0089】なお、シフトレジスタ 121 には、入力されるフレーム信号 SF の保持およびビット位置のシフトのために周期が一定のクロック信号が印加されるが、このクロック信号の信号線は図 5 では省略されている。シフトレジスタ 121 の入力端子に印加されるフレーム信

号SFは、クロック信号に同期してシフトレジスタ121の第1ビット「b1」に保持される。クロック信号にパルスが現れる度に、保持されたフレーム信号SFは、「b2」、「b3」、「b4」、……、「bmax」の各ビット位置に順次にシフトする。

【0090】シフトレジスタ121の最大ビット数「bmax」は、入力データD1のフレーム長に相当するビット数以内で任意に決定される。このビット数「bmax」を大きくすると、補償可能なスキュー量の範囲も大きくなる。すなわち、ビット数「bmax」より「1」小さいビット数と、クロック信号の周期とで定まる時間TCの範囲内でチャンネル間スキューの補償が可能になる。

【0091】1つのフレーム信号SFが現れてから時間TCを経過するまでの間は、シフトレジスタ121のビット位置「b1」～「bmax」の何れかにフレーム信号SFが保持されることになる。シフトレジスタ121が保持するフレーム信号SFの存在するビット位置から、その時間軸上の相対位置を認識できる。

【0092】つまり、全てのチャンネルのシフトレジスタ121がビット位置「b1」～「bmax」の何れかにフレーム信号SFを保持している場合には、各チャンネルのシフトレジスタ121が保持するフレーム信号SFのビット位置に基づいて、チャンネル間のフレーム信号SFの出現時刻の差を検出できる。このフレーム信号SFのチャンネル間の出現時刻の差から、チャンネル間スキュー量が求められる。

【0093】チャンネル間スキュー量は、伝送路の状態変化に伴って時々刻々と変動する可能性がある。したがって、チャンネル間スキュー量の変動する場合でもチャンネル間スキューを常に補償できるように、定期的にスキュー量を検出するのが望ましい。フレーム長が一定のデータを処理する場合には、一定のフレーム周期でデータが繰り返し入力される。そこで、この形態では、スキュー量の検出に用いる基準タイミング信号Srefを1フレーム毎に繰り返し出力するためにカウンタ回路123を用いている。このカウンタ回路123は、チャンネル間スキューの補償を行う時に、図7に示すようなクロック信号を計数して、1フレーム毎に基準タイミング信号Srefを出力する。

【0094】スキュー量の検出に用いる基準タイミングは、スタート信号発生回路124によって決定される。すなわち、図7に示すようにスタート信号発生回路124がスタート信号（パルス信号）Scsを出力すると、その時点から1フレーム周期を経過する度に、カウンタ回路123が基準タイミング信号（パルス信号）Srefを出力する。

【0095】また、カウンタ回路123の動作を停止するために、論理演算部14にはリセット信号発生回路125が設けてある。リセット信号発生回路125がリセ

ット信号Scrにパルスを出力すると、図8に示すようにカウンタ回路123が出力する基準タイミング信号Srefのパルスの発生が停止する。なお、図7および図8においては、入力データD1のフレーム長（フレーム周期）がクロック信号のパルス周期の「MAX」倍になっている。

【0096】図5に示すように、論理演算部14が出力する基準タイミング信号Srefは、各チャンネルのデータラッチ122に制御信号として印加される。そして、基準タイミング信号Srefにパルスが現れた時（低レベルから高レベルに変化する時）に、各チャンネルのデータラッチ122は、入力データを取り込んで保持する。

【0097】各チャンネルのデータラッチ122は、それぞれ「bmax」ビットのデータを保持できる。データラッチ122のデータ入力端子は、シフトレジスタ121の出力端子と接続されている。したがって、データラッチ122は、基準タイミング信号Srefにパルスが現れた時に、シフトレジスタ121が保持している全ビット（「b1」～「bmax」ビット）のデータを記憶する。

【0098】データラッチ122が記憶するデータには、何れかのビット位置に各チャンネルにおけるフレーム信号SFが含まれている。また、そのビット位置は、各チャンネルのフレーム信号SFの時間軸上の位置に対応する。入力データD1にチャンネル間スキューが生じている場合に、データラッチ122が記憶したデータに応じて各チャンネルのデータ遅延時間を調整すれば、チャンネル間のデータ位置（時間）のずれをなくすることができる。つまり、データラッチ122に記憶されるデータはスキュー量信号SSとして利用できる。

【0099】図5に示すように、スタート信号発生回路124の入力には、全てのチャンネルのシフトレジスタ121の全ビットの出力信号（Sx）が入力されている。これらの信号に基づいて、スタート信号発生回路124はスタート信号Scsを出力する。また、リセット信号発生回路125には、全チャンネルのシフトレジスタ121の全てのビットの出力信号（Sx）と、カウンタ回路123から出力される基準タイミング信号Srefとが入力される。これらの信号に基づいて、リセット信号発生回路125はリセット信号Scrを出力する。

【0100】カウンタ回路123は、スタート信号Scsによりカウント動作を開始し、リセット信号Scrによりカウント動作を停止する。つまり、図7および図8に示すように動作する。カウンタ回路123は、フレーム長と一致する周期で基準タイミング信号Srefを出力する。この基準タイミング信号Srefが出力されたタイミングで、シフトレジスタ121の内容がデータラッチ122に転送される。

【0101】それぞれのチャンネルにおけるデータラッチ122は、そのチャンネルのスキュー量信号SSとして、

何ビット目にフレーム信号SFが保持されているかを検出する。例えば、 $(m+1)$ 番目のビット位置を基準位置に定めた場合に、データラッチ122の m 番目のビット位置でフレーム信号SFが検出されたなら、そのチャンネルのスキュー量は1ビットの遅れと判別できる。また、別のチャンネルのデータラッチ122において、 $(m+5)$ 番目のビット位置でフレーム信号の保持が検出された場合には、そのチャンネルのスキュー量は4ビットの進みとして判別できる。

【0102】スタート信号発生回路124は、全てのチャンネルのフレーム信号SFがシフトレジスタ121内に保持されているときに、スタート信号Scsを出力する。このスタート信号Scsにより、最も遅延の少ないチャンネルのフレーム信号から最も遅延の大きいチャンネルのフレーム信号までの全てが各チャンネルのシフトレジスタ121に保持されているときにカウンタ回路123の計数動作がスタートする。

【0103】スキュー量の変動が生じると、基準タイミング信号Srefがアクティブ（高レベル）の時に、シフトレジスタ121にフレーム信号SFが保持されていないチャンネルが生じる可能性がある。その場合、フレーム信号SFが保持されていないチャンネルのスキュー量は正常に判別できない。リセット信号発生回路125は、基準タイミング信号Srefがアクティブであり、かつフレーム信号SFがシフトレジスタ内に保持されていないチャンネルが検出された場合に、リセット信号Scrを出力する。カウンタ回路123は、リセット信号Scrが入力されるとカウントを停止し、スタート信号Scsが入力されるまで待つ。

【0104】再び全てのチャンネルのフレーム信号がシフトレジスタ121に保持されると、スタート信号Scsが出力され、カウンタ回路123がカウントを開始するので、正常なスキュー補償動作が再開される。データ遅延回路13は、データラッチ122が出力するスキュー量信号SSを元に各チャンネルのデータの遅延量を調整し、チャンネル間スキューを補償する。

【0105】このチャンネル間スキュー補償装置においては、各チャンネルのスキュー量の補償動作が独立しているので、何れのチャンネルにスキュー量の変動が生じた場合であっても、スキュー量信号SSが変動するのは、スキュー量の変動が発生したチャンネルのみに限定される。また、補償が可能なスキュー量の最大値は、シフトレジスタ121のビット数が「bmax」の場合に、 $(bmax-1)$ ビットになる。つまり、シフトレジスタ121等のビット数に比べて比較的大きなスキューの補償も可能である。

【0106】シフトレジスタ121の全ビットから出力される信号の状態は、スタート信号発生回路124およびリセット信号発生回路125により監視される。すなわち、図6に示すように、1番目のチャンネルのシフトレ

ジスタ121(1)から出力される全ビット（「bmax」ビット）の信号は、スタート信号発生回路124内のオアゲート1241(1)に入力され、2番目のチャンネルのシフトレジスタ121(2)から出力される全ビットの信号は、オアゲート1241(2)に入力される。

【0107】また、全てのチャンネルのオアゲート1241の出力は、アンドゲート1242に入力される。シフトレジスタ121内の何れかのビットにフレーム信号SFが保持されていると、オアゲート1241の出力はアクティブ（高レベル）になる。そして、全てのチャンネルのフレーム信号SFが、それぞれのチャンネルのシフトレジスタ121の何れかのビットに保持されている場合には、アンドゲート1242の出力はアクティブ（高レベル）になる。

【0108】アンドゲート1242の出力がスタート信号Scsとしてカウンタ回路123に印加される。つまり、全てのチャンネルのフレーム信号SFがそれぞれのチャンネルのシフトレジスタ121に保持されたときに、カウンタ回路123がカウントを開始する。カウンタ回路123は、図7に示すようにフレーム周期と同じ周期で基準タイミング信号Srefを繰り返し出力する。この基準タイミング信号Srefに同期して、データラッチ122にシフトレジスタ121の内容が転送される。

【0109】データラッチ122の各ビットの出力は、スキュー量信号SSとしてデータ遅延回路13に入力される。データ遅延回路13は、図6に示すようにデータ遅延用のシフトレジスタ131と、選択回路132とで構成されている。データ遅延用のシフトレジスタ131は、チャンネル間スキュー補償装置に入力される各チャンネルの入力データDIを、クロック信号の1パルス毎に1ビットずつシフトする（クロック信号の信号線は図示省略）。

【0110】選択回路132は、データ保持回路122が k 番目（ k は「bmax」以下の自然数）のビットにフレーム信号SFを保持している場合、すなわち k 番目のスキュー量信号がアクティブの場合には、データ遅延用のシフトレジスタ131の k 番目のビットのデータを出力する。したがって、最も伝送遅延が大きいチャンネルについては、データラッチ122の1ビット目にフレーム信号SFが保持され、データ遅延用のシフトレジスタ131の1ビット目のデータが出力データDOとしてデータ遅延回路13から出力される。

【0111】最も伝送遅延の大きいチャンネルと比べ、 j クロック（ j は「bmax」-1以下の自然数）だけ遅延が少ないチャンネルでは、データラッチ122の $(j+1)$ ビット目にフレーム信号SFが保持され、データ遅延用のシフトレジスタ131の $(j+1)$ ビット目から出力データDOが取り出される。従って、最も伝送遅延の大きいチャンネルに比べて j クロックの遅延が加えられ

たデータが出力データとなる。このような動作により、チャンネル間スキュー補償装置の出力はチャンネル間スキューが除去された出力となる。

【0112】スキュー量が変化すると、基準タイミング信号 S_{ref} がアクティブになっている時に、シフトレジスタ 121 にフレーム信号 S_F が保持されていないチャンネルが生じる可能性がある。例えば、最も遅延が大きいチャンネルの遅延量がさらに増加すると、基準タイミング信号 S_{ref} がアクティブになっても、シフトレジスタ 121 にフレーム信号が保持されない場合がある。このような場合、フレーム信号が保持されていないチャンネルではスキュー量信号が出力されないため、正常なスキュー補償動作が行えない。

【0113】カウンタ信号がアクティブの時に、シフトレジスタ 121 にフレーム信号が保持されていないチャンネルが生じると、リセット信号発生回路 125 がカウンタ回路 123 にリセット信号 S_{cr} を送り、カウンタ回路 123 の動作をリセットする。リセットの後、再び全てのチャンネルのシフトレジスタ 121 にフレーム信号が保持されると、スタート信号発生回路 124 がスタート信号 S_{cs} をカウンタ回路 123 に送るので、カウンタ回路 123 はカウントを再開し、正常なスキュー補償動作に復帰する。

【0114】以下、リセット信号発生回路 125 の動作を詳細に説明する。なお、この実施形態では、リセット信号発生回路 125 は、内部にスタート信号発生回路 124 を含んでいる。つまり、スタート信号発生回路 124 とリセット信号発生回路 125 は、それらの構成要素の共通部分を互いに共有するように構成してある。機能上の構成は図 5 と変わらない。

【0115】スタート信号発生回路 124 とリセット信号発生回路 125 とを互いに独立した構成要素で構成する場合には、図 9 に示す変形例のように構成すればよい。シフトレジスタ 121 にフレーム信号 S_F が保持されていれば、オアゲート 1241 の出力はアクティブになる。n 個のオアゲート 1241 の出力はアンドゲート 1242 に入力される。

【0116】全てのチャンネルのシフトレジスタ 121 にフレーム信号 S_F が保持されていると、アンドゲート 1242 の出力はアクティブになる。アンドゲート 1242 の出力は、インバータ 1251 で反転されアンドゲート 1252 に印加される。インバータ 1251 の出力は、フレーム信号 S_F がシフトレジスタ 121 に保持されていないチャンネルが一つ以上ある場合にアクティブになる。

【0117】アンドゲート 1252 の入力には、インバータ 1251 の出力と基準タイミング信号 S_{ref} とが印加されるので、基準タイミング信号 S_{ref} がアクティブで、かつシフトレジスタ 121 にフレーム信号が保持されていないチャンネルが生じたときに、リセット信号

S_{cr} がアクティブになる。そして、カウンタ回路 123 がリセットされる。

【0118】以上説明したように、この形態によれば、マスターチャンネルを廃止して、カウンタ回路 123 が出力する基準タイミング信号 S_{ref} に基づいてスキュー量の判別を行うため、スキュー量の変動が何れのチャンネルで生じた場合であっても、4 データ遅延回路 13 において遅延量の調整が行われるのはスキュー量の変動があったチャンネルのみに限定される。

【0119】また、「bmax」ビットの遅延回路で（「bmax」-1）ビット以下のあらゆるスキューを補償できる。なお、シフトレジスタ 121、データラッチ 122、データ遅延用のシフトレジスタ 131 のビット数を変えることにより、スキュー補償装置が補償可能なスキュー量をフレーム長より 1 クロック短い時間まで任意に設定できる。

【0120】2-2. 第 2 の実施形態：この実施形態では、第 1 の実施形態のスタート信号発生回路 124 の代わりに、図 10 に示すスタート信号発生回路 124B を用いる。これ以外の構成については、上述した第 1 の実施形態と同一である。なお、この実施形態は請求項 11 に対応している。すなわち、請求項 11 の中間位置識別手段は、図 10 に示すオアゲート 1243 および中間位置識別回路 1244 として具体化されている。

【0121】以下、第 1 の実施形態と異なる部分について説明する。図 10 に示すスタート信号発生回路 124B は、「bmax」個のオアゲート 1243 と、中間位置識別回路 1244 とを備えている。なお、図 10 に示すオアゲート 1243 の符号に付けた括弧内の記号は、チャンネルの区別ではなく、ビット位置の区分を示している。

【0122】1 番目のオアゲート 1243 (1) には、全てのチャンネルのシフトレジスタ 121 の 1 ビット目の出力が入力される。同様に、2 番目～「bmax」番目までのオアゲート 1243 にも、それぞれ全てのチャンネルのシフトレジスタ 121 の 2 ビット目～「bmax」ビット目の信号が入力される。全てのオアゲート 1243 の出力信号は、中間位置識別回路 1244 に入力される。中間位置識別回路 1244 の入力には、アンドゲート 1242 の出力信号へも入力される。

【0123】第 1 の実施形態で説明したように、アンドゲート 1242 の出力信号は、全てのチャンネルのシフトレジスタ 121 にフレーム信号が保持されていればアクティブになる。中間位置識別回路 1244 は、アンドゲート 1242 の出力がアクティブの時に、出力がアクティブとなっているオアゲート 1243 のうち、最も先頭のビットに近いものと、最も後尾のビットに近いものを選び出し、両者の中間位置が、シフトレジスタ 121 上のビット位置「b1」～「bmax」の中央に達した時に、スタート信号 S_{cs} を出力する。

【0124】例えば、ビット数「 b_{max} 」が $(2 \cdot m + 1)$ ビット (m : 自然数)である場合には、先頭ビット位置と後尾のビット位置との中間位置がシフトレジスタ121の $(m+1)$ ビット目に達した時にスタート信号 S_{cs} を出力する。先頭ビット位置と後尾のビット位置との差が偶数ビットの場合には、上記中間位置がシフトレジスタ121の m ビット目と $(m+1)$ ビット目の間、あるいは $(m+1)$ ビット目と $(m+2)$ ビット目の間になった時にスタート信号 S_{cs} を出力すればよい。

【0125】この結果、全てのチャンネルのフレーム信号がシフトレジスタ121に保持されており、かつシフトレジスタ121に保持されているフレーム信号 S_F のうちで最も先頭に近いものと最も後尾に近いものの中間点がシフトレジスタ121の中間点と一致した時に、スタート信号発生回路124はスタート信号 S_{cs} を出力する。

【0126】第1の実施形態においては、全てのシフトレジスタ121にフレーム信号が保持された時点でカウンタ回路123にスタート信号 S_{cs} を出力するので、最も遅延量が多いチャンネルのスキュー量に変化して、さらに遅延量が大きくなった場合には、カウンタ回路123をリセットする必要がある。これに対して、第2の実施形態では、スキューのあるデータにおけるフレーム信号の中間点が、データラッチ122の中間点と一致するように基準タイミング信号 S_{ref} のタイミングが自動的に調整されるので、スキュー量の変動に対してデータラッチ122が有効に利用され、第1の実施形態と比べ、カウンタ回路123がリセットされる機会が少なくなるという利点がある。

【0127】2-3. 第3の実施形態：この実施形態では、第1の実施形態のスタート信号発生回路124の代わりに、図11に示すスタート信号発生回路124Cを用いる。これ以外の構成については、第1の実施形態と同一である。なお、この実施形態は、請求項12に対応している。すなわち、請求項12における最大位置識別手段は、加算回路1245および多数位置識別回路1246として具体化されている。

【0128】図11に示すように、スタート信号発生回路124Cは、「 b_{max} 」個の加算回路1245と、多数位置識別回路1246とを備えている。ここで、加算回路1245の符号に付加した記号はビット位置の区分を示している。1番目の加算回路1245には、全てのチャンネルのシフトレジスタ121の1ビット目の出力信号が入力される。従って、加算回路1245は、1ビット目にフレーム信号 S_F を保持しているシフトレジスタ121の数を出力する。

【0129】同様に、2番目から「 b_{max} 」番目までの各加算回路1245にも、それぞれ全てのチャンネルのシフトレジスタ121の2ビット目～「 b_{max} 」ビッ

ト目の信号が入力されるので、それぞれのビットにフレーム信号を保持しているシフトレジスタの個数をそれぞれ出力する。全ての加算回路1245の出力は、多数位置識別回路1246に入力される。

【0130】多数位置識別回路1246は、アンドゲート1242の出力がアクティブであれば全ての加算回路1245の出力を比較する。そして、1～「 b_{max} 」の範囲の中央のビット位置に割り当てられた加算回路1245が最も大きな数値を出力した時に、スタート信号 S_{cs} を出力する。この結果、全てのチャンネルのフレーム信号 S_F がシフトレジスタ121内に保持されており、かつ、シフトレジスタ121の中間(1と「 b_{max} 」との中間)のビット位置にフレーム信号を保持しているチャンネルの数が他のそれぞれのビット位置にフレーム信号を保持しているチャンネル数と比較して最大になった場合にスタート信号 S_{cs} が出力される。

【0131】仮に、スキュー量が統計的に分布するのであれば、データが最も早く到達するチャンネルと最も遅く到達するチャンネルとのちょうど中間の遅延量となるチャンネルの数が最も多くなる。したがって、第3の実施形態におけるスタート信号発生回路124Cは、スキュー量が統計的に分布する並列伝送システムを用いた場合に、スキュー量のちょうど中間点がデータラッチ122の中間のビット位置になるように調整されることになり、データラッチ122が最も有効に利用され、第1の実施形態に比べカウンタ回路123がリセットされる機会が少なくなるという利点がある。

【0132】2-4. 第4の実施形態：本実施形態以降のチャンネル間スキュー補償装置は、入力された並列データに誤り訂正が可能な符号化がなされていた場合、誤り訂正復号を行う際に、データ誤りの有無を検出し、その結果に基づいてチャンネル間スキュー補償を行うものである。ここで、上記の誤り訂正が可能な符号化がなされた並列データとは、前述した本発明に係る冗長符号化装置により符号化された並列データに限らず、他の方法によりフレーム符号化された並列データであってもよい。また、上述した第1～第3実施形態のいずれかのチャンネル間スキュー補償装置から出力された並列データであってもよい。

【0133】以下、第4の実施形態におけるチャンネル間スキュー補償装置の構成を図12および図13に示す。図12は、本実施形態のチャンネル間スキュー補償装置の構成を示すブロック図である。また、図13は、図12に示すフレーム外れ検出回路23およびフレーム同期検出回路24の詳細を示すブロック図である。なお、この実施形態は、請求項13に対応している。すなわち、請求項13の誤り訂正手段は、図12に示す誤り訂正回路21に対応し、チャンネル間スキュー補償手段はチャンネル間スキュー補償回路20に対応する。

【0134】図12に示すように、このチャンネル間スキュー補償装置は、

ユー補償装置は、チャンネル間スキュー補償回路20と、誤り訂正回路21から構成されている。このチャンネル間スキュー補償装置に入力されるデータは、2値データであり、予め誤り訂正符号化され、並列にNビットが配置されている。このNビットの並列データは、並列方向のビット毎に互いに異なるN個の伝送チャンネルを通った後、チャンネル間スキュー補償回路20のN個のチャンネルch1, ch2, ..., chNに入力される。

【0135】なお、ここではチャンネル間スキュー補償装置の構成要素のうち、各チャンネルで同一の構成要素を用いる部分については、同じ構成要素に同じ符号を付けて示すとともに、必要に応じてチャンネル番号を括弧とともに付けて示す。

【0136】チャンネル間スキュー補償回路20の各チャンネルに入力されるデータは、各チャンネル毎に設けられたフレーム同期回路22によってフレーム同期が行われ、全てのチャンネルのフレームの先頭が揃うように調整された後で出力される。誤り訂正回路21は、チャンネル間スキュー補償回路20が出力するNチャンネルデータに対し誤り訂正符号の復号を行う。誤り訂正符号の復号によって冗長なデータ成分が取り除かれるため、データの並列方向のビット数は減少する。つまり、誤り訂正回路21が出力する出力データは、並列方向のビット数がN' (N以下) になる。

【0137】誤り訂正回路21は、誤り訂正の過程でチャンネル間スキュー補償回路20が出力したデータの誤りを検出できる。誤り訂正回路21はチャンネル間スキュー補償回路20の出力データの誤りを検出した場合には、誤りが検出されたチャンネルに対して誤り信号を出力する。この誤り信号は、誤りの有無を示す2値信号であり、データの時系列方向のビット毎に出力される。各チャンネルの誤り信号は、それぞれのチャンネルに1つずつ設けられたフレーム外れ検出回路23とフレーム同期検出回路24に入力される。図13に示すように、フレーム外れ検出回路23はシフトレジスタ25、加算回路26および比較回路27で構成され、フレーム同期検出回路24はシフトレジスタ25、加算回路28および比較回路29で構成されている。

【0138】フレーム外れ検出回路23およびフレーム同期検出回路24は、1つのシフトレジスタ25が出力する信号を共有する。シフトレジスタ25の入力には誤り信号およびクロック信号が入力される。図13に示すように、シフトレジスタ25にはデータを保持するビット「b1, b2, b3, ..., bJ, ..., bK」が備わっている。つまり、シフトレジスタ25は、Kビットのデータを保持できる。

【0139】シフトレジスタ25は、それに入力されるクロック信号の1パルス毎に、誤り信号を取り込むとともに、各ビット位置に保持したデータを後方にシフトする。つまり、シフトレジスタ25に入力される誤り信号

の情報はb1, b2, b3, ..., bJ, ..., bKの各ビット位置に順次に保持される。シフトレジスタ25に入力されるクロック信号の周期は、チャンネル間スキュー補償装置の各チャンネルで処理されるデータのビット周期と同一である。従って、誤り信号が生成される度に、その情報がシフトレジスタ25の各ビットに順次に保持される。

【0140】フレーム外れ検出回路23の加算回路26は、シフトレジスタ25のビット1, 2, 3, ..., Jに保持されたデータを入力してそれらを加算した値を出力する。例えば、シフトレジスタ25のビット1~Jの範囲内に保持された誤り信号に、誤り有りを示すビットが3つ含まれている場合には、加算回路26は3を出力する。

【0141】つまり、加算回路26の出力する値は実際に誤り訂正回路21で検出された各チャンネルの誤りの発生頻度に応じて変化する。加算回路26が出力する値は、比較回路27で予め定めた閾値Aと比較される。加算回路26の出力する値が閾値A以下の場合には比較回路27が出力するフレーム外れ信号は0 (非アクティブ) レベルになり、加算回路26の出力する値が閾値Aを越えると比較回路27が出力するフレーム外れ信号は1 (アクティブ: フレーム外れ状態) レベルになる。

【0142】同様に、フレーム同期検出回路24の加算回路28は、シフトレジスタ25のビット1, 2, 3, ..., J, ..., Kに保持されたデータを入力してそれらを加算した値を出力する。例えば、シフトレジスタ25のビット1~Kの範囲内に保持された誤り信号に、誤り有りを示すビットが5つ含まれている場合には、加算回路28は5を出力する。

【0143】つまり、加算回路28の出力する値は、実際に誤り訂正回路21で検出された各チャンネルの誤りの発生頻度に応じて変化する。加算回路28が出力する値は、比較回路29で予め定めた閾値Bと比較される。加算回路28の出力する値が閾値B以上の場合には比較回路29が出力するフレーム同期信号は0 (非アクティブ) レベルになり、加算回路28の出力する値が閾値B未満になると比較回路29が出力するフレーム同期信号は1 (アクティブ: フレーム同期状態) レベルになる。

【0144】なお、図13の例ではフレーム外れ検出回路23が参照するシフトレジスタ25のビット数(J)よりもフレーム同期検出回路24が参照するシフトレジスタ25のビット数(K)が大きい場合を示してあるが、それらの大小関係を変更してもよいし、フレーム外れ検出回路23およびフレーム同期検出回路24が参照するビット数を変更してもよい。

【0145】チャンネル間スキュー補償装置に入力されるNチャンネル並列データは、N' チャンネルの並列データを次の手順で符号化したものである。まず、N' チャンネルの並列データを並列方向に誤り訂正符号化し、Nチャネ

ル並列データに変換する。その後、誤り訂正符号化された各チャンネルにおいて、それぞれのチャンネルのフレーム長が同じになるようにフレーム符号化を行う。

【0146】本実施形態のチャンネル間スキュー補償装置に入力されるNチャンネル並列データは、まずチャンネル間スキュー補償回路20に入力される。スキュー補償回路20は、それぞれのチャンネルのフレーム同期回路22でフレーム同期を行い、フレーム先頭を揃えることにより、スキューを補償したデータを入力する。

【0147】チャンネル間スキュー補償回路20によってスキューが補償されたデータは、誤り訂正回路21により誤り訂正符号の復号が行われる。この例では、データの並列方向に誤り訂正符号化が行われているため、誤り訂正符号として、例えばk誤り訂正符号(kは自然数)が用いられていれば、最大kチャンネルのデータに誤りがある場合でも、誤りのある全てのチャンネルが特定でき、誤りのないデータが出力される。このため、最大kチャンネルでフレーム同期が外れていても、誤りのないN'チャンネルのデータが出力される。

【0148】1誤り訂正符号を用いて誤り訂正符号化をする場合には、例えばハミング符号を用いることができる。また、2誤り訂正符号を用いて誤り訂正符号化をする場合には、例えば「BCH符号」等を用いることができる。

【0149】スキュー量に変動が生じると、何れかのチャンネルでフレーム同期回路22の同期ずれが発生する。その場合、誤り訂正回路21が同期ずれの生じたチャンネルについて「誤り有り」を示す誤り信号を高い頻度で出力するので、フレーム外れ検出回路23の出力するフレーム外れ信号がアクティブになり、フレーム同期回路22は同期調整を実施する。

【0150】また、フレーム同期回路22の同期調整により、フレーム同期回路22の状態と入力データとが実際に同期すると、誤り訂正回路21が「誤りなし」を示す誤り信号を出力する頻度が上がるので、フレーム同期検出回路24が出力するフレーム同期信号がアクティブになる。このフレーム同期信号により、フレーム同期回路22はフレーム同期に成功したことを認識できる。

【0151】このように、伝送データに誤りがあるか否かによってフレーム同期およびフレーム同期外れが検出される。従って、フレーム同期およびフレーム同期外れを判別するために複数フレームを観察する必要がなく、スキュー量に変動が生じた場合に短い時間でフレーム外れを検出でき、しかも短い時間でフレーム同期が完了する。このため、スキュー量に変動した場合に誤りを出力する時間が短くなり、誤り訂正回路21による訂正可能な数以上のチャンネルに、誤りが発生する可能性が減少しチャンネル間スキュー補償装置の信頼性が高まる。

【0152】なお、複数の誤り訂正回路を並列方向に組み合わせ、それを一つの誤り訂正回路21として構成し

てもよい。例えば、2誤り訂正符号である(15, 7) BCH符号復号回路を並列方向に2つ組み合わせれば、30チャンネルの並列データの入力に対して最大4チャンネルの誤りまで訂正でき、14チャンネルの並列データを入力する誤り訂正回路21を実現できる。

【0153】2-5. 第5の実施形態：第5の実施形態におけるチャンネル間スキュー補償装置の構成および動作を、図14~図17および図19に示す。なお、上述した第4の実施形態と同一の構成要素については同一の符号を付けて示す。

【0154】図14は、第5の実施形態におけるチャンネル間スキュー補償装置の構成を示すブロック図である。図15は、図14のスレーブチャンネルフレーム同期回路31の構成を示すブロック図である。図16は、同期保護回路35の状態遷移図である。図17は入力データのフレーム構成の例を示す模式図である。図19はマスターチャンネルフレーム同期回路30の動作を示すタイムチャートである。

【0155】なお、この実施形態は、請求項14から請求項17に対応している。すなわち、請求項14のフレーム位置検出手段は、図14に示す受信フレーム検出回路33および図15に示す比較回路37に対応し、チャンネル間スキュー補償手段および誤り訂正手段は、図15に示すシフトレジスタ36および図14に示す誤り訂正回路21に対応し、誤り制御手段は、図14に示すフレーム外れ検出回路23およびフレーム同期検出回路24に対応する。

【0156】また、請求項15の同期保護手段、請求項16のフレーム外れ検出手段、および、請求項17のフレーム同期検出手段は、それぞれ、同期保護回路35、フレーム外れ検出回路23、および、フレーム同期検出回路24として具体化されている。

【0157】この実施形態では、チャンネル間スキュー補償装置のN個のチャンネルch1, ch2, ..., chNのうちチャンネルch1を予めマスターチャンネルに割り当て、それ以外のチャンネルをスレーブチャンネルに割り当ててある。マスターチャンネルch1に入力されるデータは、図14に示すマスターチャンネルデータ遅延回路34によって一定量の時間遅延を受ける。マスターチャンネルデータ遅延回路34による時間遅延量は、マスターチャンネルデータ遅延回路34に印加される図示しないクロック信号のパルス数、すなわち時間軸方向のデータビット数に換算して(m+1)である。

【0158】スレーブチャンネルch2~chNのそれぞれに入力されるデータは、スレーブチャンネルフレーム同期回路31でチャンネル間スキューの補正に必要な時間遅延を受ける。スレーブチャンネルフレーム同期回路31における時間遅延量は、チャンネル間スキュー量に応じて変化し、マスターチャンネルのデータのフレーム位置(タイミング)と各チャンネルに入力されるデータのフレーム位

置とにより決定される。

【0159】マスターチャネルデータ遅延回路34で遅延が加えられたデータは、マスターチャネルフレーム同期回路30に入力される。マスターチャネルフレーム同期回路30は、フレームカウンタ32、受信フレーム検出回路33および同期保護回路35を備えている。

【0160】ここで、マスターチャネルフレーム同期回路30の動作について、図14および図19を参照して説明する。マスターチャネルフレーム同期回路30に入力されたデータは、受信フレーム検出回路33に入力される。受信フレーム検出回路33は、入力データの各フレームに含まれるフレームビット（図17参照）を検出する。受信フレーム検出回路33は、マスターチャネルフレーム同期回路30からのデータの他に、同期保護回路35が出力する後方保護状態信号と、フレームカウンタ32が出力するフレーム信号とが入力される。

【0161】受信フレーム検出回路33は、入力データに含まれるフレームビットを検出する。同期保護回路35の状態が後述するハンティング状態の場合、すなわち受信フレーム検出回路33にフレーム同期信号も後方保護状態信号も入力されていない場合には、フレームカウンタ32はフレームビットと一致するタイミングで、フレーム一致信号を出力する。

【0162】同期保護回路35の状態がハンティング状態以外の場合、すなわち受信フレーム検出回路33に後方保護状態信号あるいはフレーム同期信号が入力されている場合には、受信フレーム検出回路33はフレーム信号がアクティブであるタイミングとフレームビットのタイミングが一致するとフレーム一致信号を出力する。同期保護回路35には、受信フレーム検出回路33が出力するフレーム一致信号の他に、フレーム同期検出回路24が出力するフレーム同期信号と、フレーム外れ検出回路23が出力するフレーム外れ信号が入力される。

【0163】同期保護回路35の状態は、図16の状態遷移図に示すように変化する。これにより同期保護動作が行われる。図16の状態遷移図を参照すると、特に、フレーム外れ信号の入力に対する遷移とフレーム同期信号の入力に対する遷移に特徴がある。同期保護回路35が同期保護状態の時にフレーム外れ検出回路24からフレーム外れ信号が入力されると、直ちにハンティング状態（非同期状態）に遷移する。また、同期保護回路35が後方保護状態の時にフレーム同期検出回路25からフレーム同期信号が入力されると、直ちに同期状態に遷移する。

【0164】同期保護回路35は、内部状態が図16の後方保護状態にある時は、後方保護状態信号を出力し、内部状態が同期状態および前方保護状態にある場合は、同期信号を出力する。同期保護回路35に接続されたフレームカウンタ32は、後方保護状態信号がアクティブになったタイミングで図示しないクロック信号のカウン

トを開始し、フレーム長と一致する数のクロック信号をカウントする度にフレーム信号を出力する。

【0165】フレームカウンタ32は、同期信号がアクティブになると、フレーム信号と同じタイミングでマスターチャネルのフレーム位置信号を出力する。フレーム一致信号がk2フレーム連続して0となるか、あるいは、フレーム外れ信号が1となることにより同期保護回路35がハンティング状態になり、同期信号が非アクティブになると、フレームカウンタ32はリセットされカウントを停止する。このような動作により、マスターチャネルフレーム同期回路30は、マスターチャネルのフレーム信号を出力する。マスターチャネルのフレーム信号は各スレーブチャネルのスレーブチャネルフレーム同期回路31に印加される。

【0166】スレーブチャネルフレーム同期回路31の構成を図15に示す。この図に示すように、このスレーブチャネルフレーム同期回路31には、(bmax)ビットのデータを保持できるシフトレジスタ36が備わっている。シフトレジスタ36が保持するデータのビット数(bmax)は、図14に示すマスターチャネルデータ遅延回路34における遅延量(ビット数)が(m+1)である場合には、(2・m+1)ビットに定められる。

【0167】シフトレジスタ36は、入力データのビットレートと同じ周期のクロック信号に同期して、入力データを保持するとともに、各ビットに保持されたデータの位置をクロック信号の1パルス毎に1ビットシフトする。つまり、入力データは最初にビット位置b1に保持され、この1つのビットが保持される位置は、クロック信号が印加される度にb2, b3, b4, …の各位置に順次にシフトされる。シフトレジスタ36の出力には、最大でマスターチャネルデータ遅延回路34の遅延量のほぼ2倍の遅延量が得られる。

【0168】図15に示すように、シフトレジスタ36の各ビットb1, b2, b3, …, bmaxに対応して、比較回路37(b1)～37(bmax)および同期保護回路35(b1)～35(bmax)が設けてある。シフトレジスタ36の各ビットから出力されるデータは、それぞれ比較回路37(b1)～37(bmax)に入力される。比較回路37(b1)～37(bmax)のそれぞれには、シフトレジスタ36の各ビットからの出力と、マスターチャネルのフレーム信号が入力される。

【0169】各比較回路37(b1)～37(bmax)は、マスターチャネルのフレーム信号がアクティブの時、シフトレジスタ36から入力される信号がフレームビットであれば、フレーム一致信号をそれぞれ同期保護回路35(b1)～35(bmax)に対して出力する。スレーブチャネルフレーム同期回路31に含まれる同期保護回路32(b1)～32(bmax)は、マス

ターチャンネルフレーム同期回路22に含まれる同期保護回路35(1)と同様に、図16の状態遷移図に従って同期保護を行う。

【0170】同期保護回路35(b1)~35(bmax)は、それぞれ同期状態になると同期信号を比較回路37(b1)~37(bmax)に出力する。比較回路37(b1)~37(bmax)は、それぞれ同期信号を受け取ると、シフトレジスタ36から入力されたデータを出力する。選択回路38は、比較回路37(b1)~37(bmax)のうち同期信号を受け取った特定の比較回路37(b1~bmaxのいずれか)からのデータを出力する。

【0171】図14に示す誤り訂正回路21は、チャンネル間スキュー補償回路20Bから出力されるNチャンネル並列データに対し、誤り訂正符号の復号を行い、誤りが訂正されたデータを出力データとして出力する。さらに誤りのあったチャンネルの誤り信号線に誤り信号を出力する。誤り信号は、各チャンネルのフレーム外れ検出回路23とフレーム同期検出回路24に入力される。これらの構成は前述した第1の実施形態と同様である。

【0172】なお、図13に示したフレーム外れ検出回路23とフレーム同期検出回路24の構成例においては、フレーム外れ検出回路23とフレーム同期検出回路24は、誤り信号計数用のシフトレジスタ25を互いに共有している。これにより、回路の小規模化が実現できる。また、フレーム外れ検出回路23およびフレーム同期検出回路24にそれぞれ独立したシフトレジスタを設けるように構成を変更してもよい。

【0173】以上のような動作により、スレーブチャンネルフレーム同期回路31がスキュー量の変化による同期外れによって誤ったデータを出力しても、誤り訂正回路21によって誤りのないデータが出力される。また、マスターチャンネルフレーム同期回路30がスキュー量の変化によるフレーム同期外れを起こした場合には、スレーブチャンネルフレーム同期回路31に正しくマスターチャンネルのフレーム位置信号が送れなくなり、チャンネル間スキュー補償回路20Bの出力の全てのチャンネルが誤ったデータを出力する。

【0174】このような場合においても、図14のチャンネル間スキュー補償装置は、誤りの発生頻度に応じてフレーム外れおよびフレーム同期を判別するので、複数フレームに渡ってデータを観察するよりも早く同期外れを判別でき、また同期回復の判別も早いいため、誤りを出力する時間が短くなる。

【0175】2-6. 第6の実施形態：本実施形態のチャンネル間スキュー補償装置の構成を図18に示す。この図において、第4の実施形態および第5の実施形態のチャンネル間スキュー補償装置と同一の構成要素には同一の符号を付けて示す。なお、この実施形態は請求項14から請求項17に対応する。すなわち、請求項14のフレ

ーム位置検出手段、チャンネル間スキュー補償手段、および、誤り訂正手段は、それぞれ、図18に示す受信フレーム検出回路33、データ遅延回路53、および、誤り訂正回路21に対応し、誤り制御手段は、フレーム外れ検出回路23およびフレーム同期検出回路24に対応する。

【0176】図18において、各チャンネルに1つずつ準備されたフレーム同期回路51は、図14のマスターチャンネルフレーム同期回路30と全く同じ構成になっている。マスターチャンネルフレーム同期回路30と同じ動作により、フレーム同期回路51はフレーム信号を出力する。

【0177】また、スキュー補償制御ユニット52は、各チャンネルのフレーム同期回路51が出力したフレーム信号を受け取り、全てのチャンネルのフレーム信号を相対的に比較することでそれぞれのチャンネルのスキュー量を判別し、それぞれのチャンネルのスキュー量をスキュー量信号として出力する。各チャンネルに設けられたデータ遅延回路53は、当該チャンネルを通過するデータに対して、スキュー補償制御ユニット52から出力されるスキュー量信号に対応する時間遅延を与える。

【0178】その結果、全てのチャンネルのデータのフレーム位置が揃うようにタイミングが調整されたデータが各チャンネルのデータ遅延回路53から出力される。このような動作により、チャンネル間スキュー補償回路20Cはチャンネル間スキューが補償されたNチャンネル並列データを出力する。

【0179】チャンネル間スキュー補償回路20Cに接続された誤り訂正回路21は、第4の実施形態および第5の実施形態と同じ動作を行う。すなわち、チャンネル間スキュー補償回路20Cから出力されたNチャンネル並列データに対し、誤り訂正符号の復号を行い、誤りが訂正されたデータを出力データとして出力する。さらに誤りの有ったチャンネルの誤り信号線に誤り信号を出力する。

【0180】誤り信号は、各チャンネルのフレーム外れ検出回路23とフレーム同期検出回路24に入力される。フレーム外れ検出回路23とフレーム同期検出回路24の構成および動作は、第4の実施形態と同じである。フレーム外れ検出回路23が出力するフレーム外れ信号と、フレーム同期検出回路24が出力するフレーム同期信号とは、フレーム同期回路51に含まれる同期保護回路35に入力される。同期保護回路35は、図16の状態遷移図に従い同期保護動作を行う。

【0181】以上のような動作により、フレーム同期回路51がスキュー量の変化による同期外れによって誤ったデータを出力しても、誤り訂正回路21によって誤りのないデータが出力される。

【0182】なお、本発明は、上記の実施形態に限定されることなく、特許請求の範囲内で種々変更、応用が可能である。

【0183】

【発明の効果】以上説明したように、本発明の並列冗長符号化装置によれば、受信信号の直流レベルの安定、チャンネル間スキューの検出、データ誤りの検出等のために利用される並列冗長符号化装置を、速度変換回路なしで実現することができる。速度変換回路が不要になった結果、符号化装置の構成が簡単になるため、装置の小型化、低消費電力化、低コスト化等を実現することができる。また、特定の動作速度に調整する必要がある速度変換回路が不要になった結果、一つの並列符号化装置を任意のクロック速度で動作させることができるため、動作速度に応じて複数の並列符号化装置を備える必要がなくなる。さらに、このような任意のクロック速度で動作可能な並列符号化装置により、伝送するデータ量の増減に応じて伝送速度を変化させることができる並列伝送システムの実現が可能となり、当該並列伝送システムの低消費電力化が可能である等の効果を奏する。

【0184】また、本発明のスキュー補償装置によれば、基準となるマスターチャンネルを設ける必要がないので、何れのチャンネルにスキュー量の変化があってもそのチャンネルにのみスキュー補正量の調整が実施され、スキューの生じたチャンネル以外にエラーが出力されないチャンネル間スキュー補償装置が実現される。これにより、動的にスキュー量が増加する並列データ伝送システムにおいて、従来のチャンネル間スキュー補償方式より高いデータの信頼性が確保でき、実用上の効果が大きい。

【0185】また、本発明のスキュー補償装置では、マスターチャンネルを基準として遅れ進みを判別しないので、全てのチャンネルで $(2m+1)$ ビットの遅延が可能であれば $2m$ ビットのチャンネル間スキューが補償できる。したがって、マスターチャンネル方式と比較して遅延の小さいチャンネル間スキュー補正が実現でき、伝送の高速化に対し効果的である。

【0186】さらに、本発明のスキュー補償装置では、スキュー量の変動によりチャンネル間スキュー補償手段が誤りを出力しても、誤り訂正手段によって誤りのない出力が得られる。また、誤り訂正手段を用いるため、フレームパターンを観察する従来の方法よりも、フレーム同期外れを早く発見できる。したがって、スキュー量が増加した場合、従来より早くフレーム同期が完了し、チャンネル間スキュー補償手段が誤りを出力する時間が短くなり、チャンネル間スキュー補償装置の信頼性を高めることが可能となる。

【0187】これらの結果、動的にチャンネル間スキューの量が増加する並列伝送システムにおいても信頼性の高い通信が可能となり、誤り検出および再送動作が不要になる。また、再送が不要になるので、装置の低遅延化並びに誤り検出回路および再送回路が不要になり、低コスト化が実現できる。さらに、信頼性を必要とされる情報処理システムにおいても、スキューの大きい低廉な並

列伝送システムが利用でき、コスト削減が可能である。

【図面の簡単な説明】

【図1】 本発明の並列冗長符号化装置の一般形の構成を示す図である。

【図2】 $m=3$ および $m'=1$ の場合の本発明の並列冗長符号化装置の一実施形態を示す図である。

【図3】 同並列冗長符号化装置における動作タイムチャートである。

【図4】 本発明に係るチャンネル間スキュー補償装置の、第1の実施形態の構成を示すブロック図である。

【図5】 図4のスキュー補償制御ユニット12の構成を示すブロック図である。

【図6】 図4のチャンネル間スキュー補償装置の主要部を示すブロック図である。

【図7】 スタート信号 S_{cs} に対するカウンタ回路123の動作を示すタイムチャートである。

【図8】 リセット信号 S_{cr} に対するカウンタ回路123の動作を示すタイムチャートである。

【図9】 図5の論理演算部14の変形例を示すブロック図である。

【図10】 本発明に係るチャンネル間スキュー補償装置の、第2の実施形態におけるスタート信号発生回路124Bの構成を示すブロック図である。

【図11】 本発明に係るチャンネル間スキュー補償装置の、第3の実施形態におけるスタート信号発生回路124Cの構成を示すブロック図である。

【図12】 本発明に係るチャンネル間スキュー補償装置の、第4の実施形態の構成を示すブロック図である。

【図13】 図12に示すフレーム外れ検出回路23およびフレーム同期検出回路24の詳細を示すブロック図である。

【図14】 本発明に係るチャンネル間スキュー補償装置の、第5の実施形態の構成を示すブロック図である。

【図15】 図13のスレーブチャンネルフレーム同期回路31の構成を示すブロック図である。

【図16】 同期保護回路35の状態遷移図である。

【図17】 入力データのフレーム構成の例を示す模式図である。

【図18】 本発明に係るチャンネル間スキュー補償装置の、第6の実施形態の構成を示すブロック図である。

【図19】 マスターチャンネルフレーム同期回路30の動作を示すタイムチャートである。

【図20】 $m+m'$ ビットのフレーム構成の例を示す図である。

【図21】 従来の並列冗長符号化装置の構成図である。

【図22】 従来の他の並列冗長符号化装置の構成図である。


【図23】 従来のチャンネル間スキュー補償装置の構成を示すブロック図である。

【符号の説明】


- 1 並列冗長符号化装置
 2 データ入れ替え手段
 3 4クロックカウンタ
 4 セレクタ
 5 冗長データ発生手段
 11, 22, 51 フレーム同期回路
 12, 52 スキュー補償制御ユニット
 13, 53 データ遅延回路
 14 論理演算部
 15 スキュー量検出回路
 16 タイミング決定回路
 20, 20B, 20C チャンネル間スキュー補償回路
 21 誤り訂正回路
 23 フレーム外れ検出回路
 24 フレーム同期検出回路
 25, 36, 121, 131 シフトレジスタ
 26, 28 加算回路

- 27, 29, 37 比較回路
 30 マスターチャネルフレーム同期回路
 31 スレーブチャネルフレーム同期回路
 32 フレームカウンタ
 33 受信フレーム検出回路
 34 マスターチャネルデータ遅延回路
 35 同期保護回路
 38, 132 選択回路
 122 データラッチ
 123 カウンタ回路
 124, 124B, 124C スタート信号発生回路
 125 リセット信号発生回路
 1241, 1243, 1253 オアゲート
 1242, 1252, 1254 アンドゲート
 1244 中間位置識別回路
 1245 加算回路
 1246 多数位置識別回路
 1251 インバータ


【図1】




【図7】




【図2】




【図17】




【図 3】




【図 5】




【図 4】




【図 6】




【図 8】




【図 9】




【図 20】




【図 10】




【図 11】




【图 1 3】




【图 19】




【図 14】




【図 15】




【図 18】



【図 21】



【図 22】



【図 23】

